GB 51122-2015.Code for design of integrated circuit assembly and test factory.
1總則
1.0.1 為規(guī)范集成電路封裝測試廠的工程設(shè)計,做到安全適用、技術(shù)先進、經(jīng)濟合理、節(jié)能環(huán)保,制定本規(guī)范。
1.0.2 GB 51122適用于新建、改建和擴建的集成電路封裝測試廠設(shè)計。
1.0.3 集成電路封裝測試廠設(shè)計除應(yīng)符合本規(guī)范外，尚應(yīng)符合國家現(xiàn)行有關(guān)標準的規(guī)定。
2術(shù)語
2.0.1 晶圓 wafer
經(jīng)過集成電路前工序加工后,形成了電路管芯的硅或其他化合物半導(dǎo)體的圓形單晶片。
2.0.2 中測 chip testing
對完成前工序工藝的晶圓進行器件標準和功能性電學(xué)測試。
2.0.3 磨片 wafer grinding
通過磨輪磨削等手段對晶圓背面減薄，以滿足劃片加工的厚度要求。
2.0.4 劃片 wafer saw
將減薄后的晶圓切割成獨立的芯片。
2.0.5 粘片 die bond
將切割好的芯片置放到引線框架或封裝襯底或基座條帶上。
2.0.6 焊線 wire bond
芯片上的引線孔通過金線或銅線等與框架襯底上的引腳連接,使芯片電路能與外部電路連通。
2.0.7 塑封 molding
環(huán)氧樹脂經(jīng)模注、灌封、壓入等工序?qū)⑿酒?、框架或基板、電極引線等封為一體。
2.0.8 電鍍 plating
在框架引腳上形成保護性鍍層，以增強可焊性。
2.0.9 成品測試 testing
對包封后的集成電路產(chǎn)品分選測試的過程。

檢測流程步驟

溫馨提示：以上內(nèi)容僅供參考使用，更多檢測需求請咨詢客服。